TSMC forma aliança 3DFabric para acelerar o desenvolvimento de produtos chiplet 2.5D e 3D


Atualmente, a maioria dos processadores de ponta são monolíticos, mas as metodologias de projeto estão lenta mas seguramente mudando para módulos multi-chiplet à medida que as tecnologias de fabricação de ponta ficam mais caras de usar. Nos próximos anos, espera-se que os pacotes de sistema em pacotes (SiPs) multi-chiplet se tornem muito mais difundidos, e as tecnologias avançadas de embalagem de chips 2.5D e 3D ganharão importância. Para acelerar e simplificar o desenvolvimento de projetos 3D, a TSMC estabeleceu esta semana sua 3DFabric Alliance.

Embora os SiPs multi-chiplet prometam simplificar o desenvolvimento e a verificação de projetos altamente complexos, eles exigem metodologias de desenvolvimento totalmente novas, pois os pacotes 3D trazem vários novos desafios. Isso inclui novos fluxos de projeto necessários para integração 3D, novos métodos de fornecimento de energia, novas tecnologias de embalagem e novas técnicas de teste. Para fazer o melhor uso dos benefícios das tecnologias de embalagem 2.5D e 3D da TSMC (InFO, CoWoS e SoIC), a indústria de desenvolvimento de chips precisa que todo o ecossistema funcione em conjunto na embalagem chiplet – e é para isso que a 3DFabric Alliance foi projetada para Faz.

“O empilhamento de silício 3D e as tecnologias avançadas de empacotamento abrem as portas para uma nova era de inovação em nível de chip e de sistema, e também exigem ampla colaboração do ecossistema para ajudar os designers a navegar pelo melhor caminho através das inúmeras opções e abordagens disponíveis para eles”, disse. Dr. LC Lu, membro do TSMC e vice-presidente de plataforma de design e tecnologia.

A 3DFabric Alliance da TSMC reúne desenvolvedores de ferramentas de automação de design eletrônico (EDA), provedores de propriedade intelectual, designers de chips contratados, fabricantes de memória, produtores de substratos avançados, empresas de montagem e teste de semicondutores e os grupos que fabricam o equipamento usado para teste e verificação. Atualmente, a aliança tem 19 membros, mas com o tempo espera-se que ela se expanda à medida que novos membros se juntam ao grupo.

Como líder da Aliança, a TSMC estabelecerá certas regras e padrões básicos. Enquanto isso, os membros da 3DFabric Alliance irão co-definir e co-desenvolver algumas das especificações para as tecnologias 3DFabric da TSMC, terão acesso antecipado ao roteiro e especificações 3DFabric da TSMC para alinhar seus planos com os planos da fundição, bem como os de outros membros da aliança , e poderá projetar e otimizar soluções compatíveis com os novos métodos de embalagem.

Em última análise, a TSMC quer garantir que os membros da 3DFabric Alliance ofereçam aos seus clientes soluções compatíveis e interoperáveis ​​que permitirão o desenvolvimento e a verificação rápidos de SiPs multichiplet que usam empacotamento 2.5D e 3D.

Por exemplo, para unificar o ecossistema de design com ferramentas e fluxos de EDA qualificados, a TSMC desenvolveu seu padrão 3Dblox. O 3Dblox abrange vários aspectos da construção de dispositivos multi-chiplet com metodologias de empacotamento 2.5D e 3D (como definições de chiplet e interface), incluindo implementação física, consumo de energia, dissipação de calor, queda de IR de eletromigração (EMIR) e verificação de tempo/física .

“Através da liderança coletiva da TSMC e de nossos parceiros de ecossistema, nossa 3DFabric Alliance oferece aos clientes uma maneira fácil e flexível de liberar o poder do 3D IC em seus projetos, e mal podemos esperar para ver as inovações que eles podem criar com nossas tecnologias 3DFabric ”, acrescentou Lu.

Em última análise, a TSMC prevê que a aliança simplificará e agilizará bastante o processo de desenvolvimento de chips mais avançados, especialmente para empresas de pequeno e médio porte que dependem mais de projetos/IP externos. Por exemplo, se uma empresa deseja desenvolver um SiP consistindo de chiplets lógicos empilhados e conectados a um subsistema de memória baseado em HBM3, o software EDA da Ansys Cadence, Synopsys e Siemens permitirá projetar chiplets compatíveis, os provedores de IP venderão esses blocos que o projetista ainda não possui, a TSMC produzirá silício, os produtores de memória oferecerão HBM3 KGSDs compatíveis (conhecidos como boas matrizes de pilha) e, em seguida, a Ase Technology reunirá tudo. Enquanto isso, as empresas que não possuem engenheiros próprios poderão solicitar o design de todo o SiP (ou chiplets individuais) através do Alchip ou GUC e atualizar seu produto ao longo do tempo, se necessário, sem precisar redesenhar tudo, pois o SiP será construído de acordo com os padrões 3DFabric e 3Dblox.

O 3Dblox é atualmente suportado por quatro grandes desenvolvedores de EDA. Eventualmente, ele será apoiado por todos os membros dos membros, se a aliança for necessária.

Enquanto grandes empresas como AMD e Nvidia tendem a desenvolver suas próprias tecnologias de IP, interconexão e empacotamento, os SiPs multichiplet prometem tornar o desenvolvimento de processadores complexos estilo chiplet acessível a empresas menores. Para eles, IP padrão de terceiros, tempo de lançamento rápido no mercado e integração adequada são a chave para o sucesso, portanto, a 3DFabric Alliance e o que ela traz serão vitais para eles.

Fonte: TMC



Source link

Deixe uma resposta

O seu endereço de email não será publicado. Campos obrigatórios marcados com *